verbatim.styと\@tempswatrue/false

名前: 本田
日時: 2010-03-27 10:21:28
IPアドレス: 61.194.13.*

\documentclass{article} \usepackage{verbatim} \begin{document} \makeatletter\@tempswafalse\makeatother \begin{verbatim} AAAAAAA AAAAAAA \end{verbatim} \end{document} 上記のコードですが,\@tempswafalseの有無で verbatim内のAAA...の位置が上下します. これは,verbatim.sty内の\@verbatimの定義の中で \parが再定義されており, その再定義内で「初期化せずに」\if@tempswaで 分岐をかけているのが原因なのですが この分岐がなぜ\if@tempswaで行われているのかが よくわからないのです. #\verbatiminputとかはまだ解読してないので #そっち方面の処理かもしれませんが。。。 もちろん,verbatimの一行目に空行をいれるという よくわからないコードがよくないのですが(^-^; これはたとえば,book.clsなどで\partが使われているか 否かでも組結果が一行ずれてしまうことになります. 何か策をご存知の方,ご教示ください.

この書き込みへの返事:

お名前
題名 
メッセージ(タグは <a href="...">...</a> だけ使えます。適宜改行を入れてください)